skip_navigation
SS 2021
LehrveranstaltungTypSWSECTS-CreditsLV-Nummer
Digital Design with HDL ILV 5,0 7,0 M-ISCD-2.04
IC Design and Implementation PT 4,0 5,0 M-ISCD-2.05
Master Thesis MT 0,0 24,0 M-ISCD-4.01
Master Thesis - Seminar ILV 4,0 6,0 M-ISCD-4.02
System Modeling and Verification - Digital ILV 3,0 4,0 M-ISCD-2.02
WS 2020
LehrveranstaltungTypSWSECTS-CreditsLV-Nummer
System Modeling and Verification - Analog ILV 2,0 3,0 M-ISCD-3.07
Vertiefung: ElektronikTypSWSECTS-Credits
Integrierte Schaltungen Grundlagen ILV 2,0 2,0 B2.05272.50.390
LehrveranstaltungTypSWSECTS-CreditsLV-Nummer
Bachelorarbeit Seminar 1 SE 1,0 1,0 B2.05270.50.480
Vertiefung: ElektronikTypSWSECTS-Credits
Integrierte Schaltungen Grundlagen ILV 2,0 2,0 B2.05272.50.390
TitelAutorJahr
TitelAutorJahr
Sinewave generator for capacitive sensor applications
  • Josip Plazonic
  • 2020
    TitelAutorJahr
    Sinewave generator for capacitive sensor applications
  • Josip Plazonic
  • 2020
    LaufzeitJänner/2020 - November/2022
    Projektleitung
  • Johannes Sturm
  • Projektmitarbeiter*innen
  • Corinna Maria Kudler
  • Michael Köberle
  • Wolfgang Scherr
  • ForschungsschwerpunktHochfrequenztechnik
    Studiengang
  • Integrated Systems and Circuits Design
  • ForschungsprogrammKooperative Forschung
    Förderinstitution/Auftraggeber
  • Silicon Austria Labs GmbH
  • The main goal of the Project is to develop an agile analog design methodology where the IC analog engineering knowledge will be captured in executable generators.

    The target of the project is to design of basic analog blocks and systems that will be reused across different SOCs and CMOS technologies.

    • Silicon Austria Labs GmbH (Fördergeber/Auftraggeber)
    LaufzeitJänner/2020 - November/2022
    Projektleitung
  • Johannes Sturm
  • Projektmitarbeiter*innen
  • Corinna Maria Kudler
  • Michael Köberle
  • Wolfgang Scherr
  • ForschungsschwerpunktHochfrequenztechnik
    Studiengang
  • Integrated Systems and Circuits Design
  • ForschungsprogrammKooperative Forschung
    Förderinstitution/Auftraggeber
  • Silicon Austria Labs GmbH
  • The main goal of the Project is to develop an agile analog design methodology where the IC analog engineering knowledge will be captured in executable generators.

    The target of the project is to design of basic analog blocks and systems that will be reused across different SOCs and CMOS technologies.

    • Silicon Austria Labs GmbH (Fördergeber/Auftraggeber)
    LaufzeitJänner/2020 - November/2022
    Projektleitung
  • Johannes Sturm
  • Projektmitarbeiter*innen
  • Corinna Maria Kudler
  • Michael Köberle
  • Wolfgang Scherr
  • ForschungsschwerpunktHochfrequenztechnik
    Studiengang
  • Integrated Systems and Circuits Design
  • ForschungsprogrammKooperative Forschung
    Förderinstitution/Auftraggeber
  • Silicon Austria Labs GmbH
  • The main goal of the Project is to develop an agile analog design methodology where the IC analog engineering knowledge will be captured in executable generators.

    The target of the project is to design of basic analog blocks and systems that will be reused across different SOCs and CMOS technologies.

    • Silicon Austria Labs GmbH (Fördergeber/Auftraggeber)
    LaufzeitJänner/2020 - November/2022
    Projektleitung
  • Johannes Sturm
  • Projektmitarbeiter*innen
  • Corinna Maria Kudler
  • Michael Köberle
  • Wolfgang Scherr
  • ForschungsschwerpunktHochfrequenztechnik
    Studiengang
  • Integrated Systems and Circuits Design
  • ForschungsprogrammKooperative Forschung
    Förderinstitution/Auftraggeber
  • Silicon Austria Labs GmbH
  • The main goal of the Project is to develop an agile analog design methodology where the IC analog engineering knowledge will be captured in executable generators.

    The target of the project is to design of basic analog blocks and systems that will be reused across different SOCs and CMOS technologies.

    • Silicon Austria Labs GmbH (Fördergeber/Auftraggeber)

    Verwenden Sie für externe Referenzen auf das Profil von Wolfgang Scherr folgenden Link: www.fh-kaernten.at/mitarbeiter-details?person=w.scherr