skip_navigation
WS 2019
Wahlpflichtfach: Elective Courses 1TypSWSECTS-Credits
Analog and Mixed Signal ICs for Communication Systems ILV 3,5 5,0 M-ISCD-3.03
TitelAutorJahr
Broadband Actively Matched Inductorless Class AB Power Amplifier for an LTE Transmitter Albert Suriol Aguadero 2016
Design of a High Speed High Linearity Operational Amplifier for Wireless Receiver Low Pass Filter Pratap Renukaswamy 2016
Investigation of the contact resistance of metal to p-type semiconductor junctions based on the dopant concentration and the temperature budget for the silicidation process Manuel Pöcher 2016
Nondestructive Measurement for Characterization of Base Material Doping on Insulated Gate Bipolar Transistor (IGBT) Hannes Unterkofler 2016
TitelAutorJahr
Broadband Actively Matched Inductorless Class AB Power Amplifier for an LTE Transmitter Albert Suriol Aguadero 2016
Design of a High Speed High Linearity Operational Amplifier for Wireless Receiver Low Pass Filter Pratap Renukaswamy 2016
Investigation of the contact resistance of metal to p-type semiconductor junctions based on the dopant concentration and the temperature budget for the silicidation process Manuel Pöcher 2016
Nondestructive Measurement for Characterization of Base Material Doping on Insulated Gate Bipolar Transistor (IGBT) Hannes Unterkofler 2016
TitelAutorJahr
LaufzeitMärz/2017 - August/2020
Projektleitung
  • Vijaya Sankara Rao Pasupureddi
  • Michael Köberle
  • Projektmitarbeiter/innen
  • Johannes Sturm
  • Arash EBRAHIMI JARIHANI
  • Sahar Sarafi
  • Ram Ratnaker Reddy BODHA
  • Rovena KACA
  • Ram Ratnaker Reddy BODHA
  • ForschungsschwerpunktMikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • ForschungsprogrammBridge: Bridge 4. Frühphase
    Förderinstitution/Auftraggeber
  • FFG - Österreichische Forschungsförderungsgesellschaft
  • Integrierte Bausteine mit komplexen elektronischen Systemen, auch Systems-on-Chip oder SoCs genannt, sind heutzutage aus Geräten der mobilen Kommunikation, des Internets, der Verbraucher- und Unterhaltungselektronik und in zunehmendem Maße auch neuen Einsatzbereichen, von der Medizin bis zur Landwirtschaft, nicht mehr wegzudenken. Neben der enormen Komplexität dieser Bausteine zählen eine geringe Verlustleistungsaufnahme und ein zuverlässiger Betrieb zu deren typischen Eigenschaften. Intern bestehen SoCs häufig aus autonomen Einheiten wie CPUs, DSPs, Graphikprozessoren, Speicherblöcken sowie Schnittstellen zu Sensoren oder Antennen. Da trotz des üblicherweise asynchronen Betriebs und nicht einheitlicher Schnittstellen große Datenmengen in kürzester Zeit zwischen diesen Bausteinen ausgetauscht werden müssen, haben Forschungsarbeiten der letzten Jahre bereits zu beachtlichen System-on-Chip und Network-on-Chip (NoC) Lösungen geführt. Während serielle Hochgeschwindigkeitsnetzwerke im Halbduplex-Betrieb für den Inter-Chip Datenaustausch bereits gut etabliert sind und auch Forschungsarbeiten in Richtung Vollduplex-Betrieb bekannt werden, sind diese Techniken on-Chip nicht direkt anwendbar. Moderne Halbleiter-Fertigungstechnologien (Very Deep Submicron - VDSM) erzeugen Strukturen in der Größenordnung von nur wenigen Nanometern, wodurch sich geometrische und somit auch physikalische Eigenschaften jener Metall- und Isolationsschichten ändern, die nun für einen schnellen on-Chip Datentransport zur Verfügung stehen. Auch durch den on-Chip Einsatz paralleler Datenleitungen wächst die Datenrate nicht in jenem Tempo, mit dem die Transistoren kleiner werden und damit die Komplexität der Bausteine zunimmt. Einen möglichen Lösungsansatz könnte hier ein noch wenig erforschtes on-Chip Vollduplex Netzwerk mit multidrop und multi-input multi-output (MIMO) Eigenschaften darstellen. Vorteile, welche sich für SoCs und NoCs der Zukunft dadurch ergeben könnten sind:• Der effektive Datendurchsatz verdoppelt sich gegenüber den bestehenden Halbduplex Lösungen.• Die Energieaufnahme pro Bit (pJ/Bit) wird reduziert.• Durch eine bessere Nutzung der Datenleitungen bzw. Busse wird die Siliziumfläche reduziert und damit die Zuverlässigkeit erhöht.Die geplanten Forschungsarbeiten konzentrieren sich auf Modellierung und Design von on-Chip Netzwerken von System bis zur physikalischen Ebene und benötigen zur Verifikation auch die Entwicklung und Fertigung von Testchips in einer sub-100nm CMOS Technologie. Angestrebt werden analoge, durch spezielle digitale Kompensationstechniken unterstützte Lösungen zur Echounterdrückung (Vollduplex Betrieb) sowie zur Dämpfung des Übersprechens (MIMO), wobei die erwarteten Forschungsergebnisse auch für eine Vollduplex Drahtloskommunikation von Interesse sein könnten.Das Forschungsprojekt wird von Mitarbeitern des Studiengangs "ISCD – Integrated Systems and Circuits Design" der FH-Kärnten in Villach (CUAS), dem Indian Institute of Technology in Mandi, Indien (IIT) und der Infineon Technologies Austria in Villach (IFX) bearbeitet.
    LaufzeitApril/2014 - September/2019
    Projektleitung
  • Johannes Sturm
  • Projektmitarbeiter/innen
  • Erwin Ofner
  • Graciele Batistell
  • Suchendranath Popuri
  • Marcus Groinig
  • Michael Köberle
  • Hermann Sterner
  • Angelika Voutsinas
  • Albert Suriol Aguadero
  • Aruna Medarametla
  • Raisa Saman Hashmi
  • Timo Holzmann
  • Vijaya Sankara Rao Pasupureddi
  • Ornel KOCI
  • Bernd Filipitsch
  • Mario Wehr
  • Ingmar Bihlo
  • Ajinkya Kale
  • Darshan Bhaskar Shetty
  • Pratap Tumkur Renukaswany
  • Pratap Renukaswamy
  • Ramona Georgiana Oros
  • Vedran SESIC
  • Jagadish VAIBHAV
  • Ivan SEJC
  • Abdelhamed ELDEEB
  • Hasan El-GIBALY
  • Sahar Sarafi
  • Darshak Bhatt
  • Manfred Ley
  • Sina Mortezazadeh Mahani
  • Mudasir Bashir
  • Vedran Ibrahimovic
  • Ivan SEJC
  • ForschungsschwerpunktMikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • ForschungsprogrammBM.WFJ: Josef-Ressel-Zentrum
    Förderinstitution/Auftraggeber
  • Christian Doppler Forschungsgesellschaft
  • The research activities of the proposed Ressel Center at FH-Kärnten will focus on modeling and implementation of integrated radio-frequency (RF) systems and circuits based on standard integrated circuit CMOS technologies. The tasks include all necessary development steps from modeling, simulation, circuit implementation to lab characterization supporting future integrated wireless communication systems.
    LaufzeitMärz/2017 - August/2020
    Projektleitung
  • Vijaya Sankara Rao Pasupureddi
  • Michael Köberle
  • Projektmitarbeiter/innen
  • Johannes Sturm
  • Arash EBRAHIMI JARIHANI
  • Sahar Sarafi
  • Ram Ratnaker Reddy BODHA
  • Rovena KACA
  • Ram Ratnaker Reddy BODHA
  • ForschungsschwerpunktMikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • ForschungsprogrammBridge: Bridge 4. Frühphase
    Förderinstitution/Auftraggeber
  • FFG - Österreichische Forschungsförderungsgesellschaft
  • Integrierte Bausteine mit komplexen elektronischen Systemen, auch Systems-on-Chip oder SoCs genannt, sind heutzutage aus Geräten der mobilen Kommunikation, des Internets, der Verbraucher- und Unterhaltungselektronik und in zunehmendem Maße auch neuen Einsatzbereichen, von der Medizin bis zur Landwirtschaft, nicht mehr wegzudenken. Neben der enormen Komplexität dieser Bausteine zählen eine geringe Verlustleistungsaufnahme und ein zuverlässiger Betrieb zu deren typischen Eigenschaften. Intern bestehen SoCs häufig aus autonomen Einheiten wie CPUs, DSPs, Graphikprozessoren, Speicherblöcken sowie Schnittstellen zu Sensoren oder Antennen. Da trotz des üblicherweise asynchronen Betriebs und nicht einheitlicher Schnittstellen große Datenmengen in kürzester Zeit zwischen diesen Bausteinen ausgetauscht werden müssen, haben Forschungsarbeiten der letzten Jahre bereits zu beachtlichen System-on-Chip und Network-on-Chip (NoC) Lösungen geführt. Während serielle Hochgeschwindigkeitsnetzwerke im Halbduplex-Betrieb für den Inter-Chip Datenaustausch bereits gut etabliert sind und auch Forschungsarbeiten in Richtung Vollduplex-Betrieb bekannt werden, sind diese Techniken on-Chip nicht direkt anwendbar. Moderne Halbleiter-Fertigungstechnologien (Very Deep Submicron - VDSM) erzeugen Strukturen in der Größenordnung von nur wenigen Nanometern, wodurch sich geometrische und somit auch physikalische Eigenschaften jener Metall- und Isolationsschichten ändern, die nun für einen schnellen on-Chip Datentransport zur Verfügung stehen. Auch durch den on-Chip Einsatz paralleler Datenleitungen wächst die Datenrate nicht in jenem Tempo, mit dem die Transistoren kleiner werden und damit die Komplexität der Bausteine zunimmt. Einen möglichen Lösungsansatz könnte hier ein noch wenig erforschtes on-Chip Vollduplex Netzwerk mit multidrop und multi-input multi-output (MIMO) Eigenschaften darstellen. Vorteile, welche sich für SoCs und NoCs der Zukunft dadurch ergeben könnten sind:• Der effektive Datendurchsatz verdoppelt sich gegenüber den bestehenden Halbduplex Lösungen.• Die Energieaufnahme pro Bit (pJ/Bit) wird reduziert.• Durch eine bessere Nutzung der Datenleitungen bzw. Busse wird die Siliziumfläche reduziert und damit die Zuverlässigkeit erhöht.Die geplanten Forschungsarbeiten konzentrieren sich auf Modellierung und Design von on-Chip Netzwerken von System bis zur physikalischen Ebene und benötigen zur Verifikation auch die Entwicklung und Fertigung von Testchips in einer sub-100nm CMOS Technologie. Angestrebt werden analoge, durch spezielle digitale Kompensationstechniken unterstützte Lösungen zur Echounterdrückung (Vollduplex Betrieb) sowie zur Dämpfung des Übersprechens (MIMO), wobei die erwarteten Forschungsergebnisse auch für eine Vollduplex Drahtloskommunikation von Interesse sein könnten.Das Forschungsprojekt wird von Mitarbeitern des Studiengangs "ISCD – Integrated Systems and Circuits Design" der FH-Kärnten in Villach (CUAS), dem Indian Institute of Technology in Mandi, Indien (IIT) und der Infineon Technologies Austria in Villach (IFX) bearbeitet.
    LaufzeitApril/2014 - September/2019
    Projektleitung
  • Johannes Sturm
  • Projektmitarbeiter/innen
  • Erwin Ofner
  • Graciele Batistell
  • Suchendranath Popuri
  • Marcus Groinig
  • Michael Köberle
  • Hermann Sterner
  • Angelika Voutsinas
  • Albert Suriol Aguadero
  • Aruna Medarametla
  • Raisa Saman Hashmi
  • Timo Holzmann
  • Vijaya Sankara Rao Pasupureddi
  • Ornel KOCI
  • Bernd Filipitsch
  • Mario Wehr
  • Ingmar Bihlo
  • Ajinkya Kale
  • Darshan Bhaskar Shetty
  • Pratap Tumkur Renukaswany
  • Pratap Renukaswamy
  • Ramona Georgiana Oros
  • Vedran SESIC
  • Jagadish VAIBHAV
  • Ivan SEJC
  • Abdelhamed ELDEEB
  • Hasan El-GIBALY
  • Sahar Sarafi
  • Darshak Bhatt
  • Manfred Ley
  • Sina Mortezazadeh Mahani
  • Mudasir Bashir
  • Vedran Ibrahimovic
  • Ivan SEJC
  • ForschungsschwerpunktMikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • ForschungsprogrammBM.WFJ: Josef-Ressel-Zentrum
    Förderinstitution/Auftraggeber
  • Christian Doppler Forschungsgesellschaft
  • The research activities of the proposed Ressel Center at FH-Kärnten will focus on modeling and implementation of integrated radio-frequency (RF) systems and circuits based on standard integrated circuit CMOS technologies. The tasks include all necessary development steps from modeling, simulation, circuit implementation to lab characterization supporting future integrated wireless communication systems.
    LaufzeitMärz/2017 - August/2020
    Projektleitung
  • Vijaya Sankara Rao Pasupureddi
  • Michael Köberle
  • Projektmitarbeiter/innen
  • Johannes Sturm
  • Arash EBRAHIMI JARIHANI
  • Sahar Sarafi
  • Ram Ratnaker Reddy BODHA
  • Rovena KACA
  • Ram Ratnaker Reddy BODHA
  • ForschungsschwerpunktMikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • ForschungsprogrammBridge: Bridge 4. Frühphase
    Förderinstitution/Auftraggeber
  • FFG - Österreichische Forschungsförderungsgesellschaft
  • Integrierte Bausteine mit komplexen elektronischen Systemen, auch Systems-on-Chip oder SoCs genannt, sind heutzutage aus Geräten der mobilen Kommunikation, des Internets, der Verbraucher- und Unterhaltungselektronik und in zunehmendem Maße auch neuen Einsatzbereichen, von der Medizin bis zur Landwirtschaft, nicht mehr wegzudenken. Neben der enormen Komplexität dieser Bausteine zählen eine geringe Verlustleistungsaufnahme und ein zuverlässiger Betrieb zu deren typischen Eigenschaften. Intern bestehen SoCs häufig aus autonomen Einheiten wie CPUs, DSPs, Graphikprozessoren, Speicherblöcken sowie Schnittstellen zu Sensoren oder Antennen. Da trotz des üblicherweise asynchronen Betriebs und nicht einheitlicher Schnittstellen große Datenmengen in kürzester Zeit zwischen diesen Bausteinen ausgetauscht werden müssen, haben Forschungsarbeiten der letzten Jahre bereits zu beachtlichen System-on-Chip und Network-on-Chip (NoC) Lösungen geführt. Während serielle Hochgeschwindigkeitsnetzwerke im Halbduplex-Betrieb für den Inter-Chip Datenaustausch bereits gut etabliert sind und auch Forschungsarbeiten in Richtung Vollduplex-Betrieb bekannt werden, sind diese Techniken on-Chip nicht direkt anwendbar. Moderne Halbleiter-Fertigungstechnologien (Very Deep Submicron - VDSM) erzeugen Strukturen in der Größenordnung von nur wenigen Nanometern, wodurch sich geometrische und somit auch physikalische Eigenschaften jener Metall- und Isolationsschichten ändern, die nun für einen schnellen on-Chip Datentransport zur Verfügung stehen. Auch durch den on-Chip Einsatz paralleler Datenleitungen wächst die Datenrate nicht in jenem Tempo, mit dem die Transistoren kleiner werden und damit die Komplexität der Bausteine zunimmt. Einen möglichen Lösungsansatz könnte hier ein noch wenig erforschtes on-Chip Vollduplex Netzwerk mit multidrop und multi-input multi-output (MIMO) Eigenschaften darstellen. Vorteile, welche sich für SoCs und NoCs der Zukunft dadurch ergeben könnten sind:• Der effektive Datendurchsatz verdoppelt sich gegenüber den bestehenden Halbduplex Lösungen.• Die Energieaufnahme pro Bit (pJ/Bit) wird reduziert.• Durch eine bessere Nutzung der Datenleitungen bzw. Busse wird die Siliziumfläche reduziert und damit die Zuverlässigkeit erhöht.Die geplanten Forschungsarbeiten konzentrieren sich auf Modellierung und Design von on-Chip Netzwerken von System bis zur physikalischen Ebene und benötigen zur Verifikation auch die Entwicklung und Fertigung von Testchips in einer sub-100nm CMOS Technologie. Angestrebt werden analoge, durch spezielle digitale Kompensationstechniken unterstützte Lösungen zur Echounterdrückung (Vollduplex Betrieb) sowie zur Dämpfung des Übersprechens (MIMO), wobei die erwarteten Forschungsergebnisse auch für eine Vollduplex Drahtloskommunikation von Interesse sein könnten.Das Forschungsprojekt wird von Mitarbeitern des Studiengangs "ISCD – Integrated Systems and Circuits Design" der FH-Kärnten in Villach (CUAS), dem Indian Institute of Technology in Mandi, Indien (IIT) und der Infineon Technologies Austria in Villach (IFX) bearbeitet.
    LaufzeitApril/2014 - September/2019
    Projektleitung
  • Johannes Sturm
  • Projektmitarbeiter/innen
  • Erwin Ofner
  • Graciele Batistell
  • Suchendranath Popuri
  • Marcus Groinig
  • Michael Köberle
  • Hermann Sterner
  • Angelika Voutsinas
  • Albert Suriol Aguadero
  • Aruna Medarametla
  • Raisa Saman Hashmi
  • Timo Holzmann
  • Vijaya Sankara Rao Pasupureddi
  • Ornel KOCI
  • Bernd Filipitsch
  • Mario Wehr
  • Ingmar Bihlo
  • Ajinkya Kale
  • Darshan Bhaskar Shetty
  • Pratap Tumkur Renukaswany
  • Pratap Renukaswamy
  • Ramona Georgiana Oros
  • Vedran SESIC
  • Jagadish VAIBHAV
  • Ivan SEJC
  • Abdelhamed ELDEEB
  • Hasan El-GIBALY
  • Sahar Sarafi
  • Darshak Bhatt
  • Manfred Ley
  • Sina Mortezazadeh Mahani
  • Mudasir Bashir
  • Vedran Ibrahimovic
  • Ivan SEJC
  • ForschungsschwerpunktMikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • ForschungsprogrammBM.WFJ: Josef-Ressel-Zentrum
    Förderinstitution/Auftraggeber
  • Christian Doppler Forschungsgesellschaft
  • The research activities of the proposed Ressel Center at FH-Kärnten will focus on modeling and implementation of integrated radio-frequency (RF) systems and circuits based on standard integrated circuit CMOS technologies. The tasks include all necessary development steps from modeling, simulation, circuit implementation to lab characterization supporting future integrated wireless communication systems.
    LaufzeitMärz/2017 - August/2020
    Projektleitung
  • Vijaya Sankara Rao Pasupureddi
  • Michael Köberle
  • Projektmitarbeiter/innen
  • Johannes Sturm
  • Arash EBRAHIMI JARIHANI
  • Sahar Sarafi
  • Ram Ratnaker Reddy BODHA
  • Rovena KACA
  • Ram Ratnaker Reddy BODHA
  • ForschungsschwerpunktMikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • ForschungsprogrammBridge: Bridge 4. Frühphase
    Förderinstitution/Auftraggeber
  • FFG - Österreichische Forschungsförderungsgesellschaft
  • Integrierte Bausteine mit komplexen elektronischen Systemen, auch Systems-on-Chip oder SoCs genannt, sind heutzutage aus Geräten der mobilen Kommunikation, des Internets, der Verbraucher- und Unterhaltungselektronik und in zunehmendem Maße auch neuen Einsatzbereichen, von der Medizin bis zur Landwirtschaft, nicht mehr wegzudenken. Neben der enormen Komplexität dieser Bausteine zählen eine geringe Verlustleistungsaufnahme und ein zuverlässiger Betrieb zu deren typischen Eigenschaften. Intern bestehen SoCs häufig aus autonomen Einheiten wie CPUs, DSPs, Graphikprozessoren, Speicherblöcken sowie Schnittstellen zu Sensoren oder Antennen. Da trotz des üblicherweise asynchronen Betriebs und nicht einheitlicher Schnittstellen große Datenmengen in kürzester Zeit zwischen diesen Bausteinen ausgetauscht werden müssen, haben Forschungsarbeiten der letzten Jahre bereits zu beachtlichen System-on-Chip und Network-on-Chip (NoC) Lösungen geführt. Während serielle Hochgeschwindigkeitsnetzwerke im Halbduplex-Betrieb für den Inter-Chip Datenaustausch bereits gut etabliert sind und auch Forschungsarbeiten in Richtung Vollduplex-Betrieb bekannt werden, sind diese Techniken on-Chip nicht direkt anwendbar. Moderne Halbleiter-Fertigungstechnologien (Very Deep Submicron - VDSM) erzeugen Strukturen in der Größenordnung von nur wenigen Nanometern, wodurch sich geometrische und somit auch physikalische Eigenschaften jener Metall- und Isolationsschichten ändern, die nun für einen schnellen on-Chip Datentransport zur Verfügung stehen. Auch durch den on-Chip Einsatz paralleler Datenleitungen wächst die Datenrate nicht in jenem Tempo, mit dem die Transistoren kleiner werden und damit die Komplexität der Bausteine zunimmt. Einen möglichen Lösungsansatz könnte hier ein noch wenig erforschtes on-Chip Vollduplex Netzwerk mit multidrop und multi-input multi-output (MIMO) Eigenschaften darstellen. Vorteile, welche sich für SoCs und NoCs der Zukunft dadurch ergeben könnten sind:• Der effektive Datendurchsatz verdoppelt sich gegenüber den bestehenden Halbduplex Lösungen.• Die Energieaufnahme pro Bit (pJ/Bit) wird reduziert.• Durch eine bessere Nutzung der Datenleitungen bzw. Busse wird die Siliziumfläche reduziert und damit die Zuverlässigkeit erhöht.Die geplanten Forschungsarbeiten konzentrieren sich auf Modellierung und Design von on-Chip Netzwerken von System bis zur physikalischen Ebene und benötigen zur Verifikation auch die Entwicklung und Fertigung von Testchips in einer sub-100nm CMOS Technologie. Angestrebt werden analoge, durch spezielle digitale Kompensationstechniken unterstützte Lösungen zur Echounterdrückung (Vollduplex Betrieb) sowie zur Dämpfung des Übersprechens (MIMO), wobei die erwarteten Forschungsergebnisse auch für eine Vollduplex Drahtloskommunikation von Interesse sein könnten.Das Forschungsprojekt wird von Mitarbeitern des Studiengangs "ISCD – Integrated Systems and Circuits Design" der FH-Kärnten in Villach (CUAS), dem Indian Institute of Technology in Mandi, Indien (IIT) und der Infineon Technologies Austria in Villach (IFX) bearbeitet.
    LaufzeitApril/2014 - September/2019
    Projektleitung
  • Johannes Sturm
  • Projektmitarbeiter/innen
  • Erwin Ofner
  • Graciele Batistell
  • Suchendranath Popuri
  • Marcus Groinig
  • Michael Köberle
  • Hermann Sterner
  • Angelika Voutsinas
  • Albert Suriol Aguadero
  • Aruna Medarametla
  • Raisa Saman Hashmi
  • Timo Holzmann
  • Vijaya Sankara Rao Pasupureddi
  • Ornel KOCI
  • Bernd Filipitsch
  • Mario Wehr
  • Ingmar Bihlo
  • Ajinkya Kale
  • Darshan Bhaskar Shetty
  • Pratap Tumkur Renukaswany
  • Pratap Renukaswamy
  • Ramona Georgiana Oros
  • Vedran SESIC
  • Jagadish VAIBHAV
  • Ivan SEJC
  • Abdelhamed ELDEEB
  • Hasan El-GIBALY
  • Sahar Sarafi
  • Darshak Bhatt
  • Manfred Ley
  • Sina Mortezazadeh Mahani
  • Mudasir Bashir
  • Vedran Ibrahimovic
  • Ivan SEJC
  • ForschungsschwerpunktMikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • ForschungsprogrammBM.WFJ: Josef-Ressel-Zentrum
    Förderinstitution/Auftraggeber
  • Christian Doppler Forschungsgesellschaft
  • The research activities of the proposed Ressel Center at FH-Kärnten will focus on modeling and implementation of integrated radio-frequency (RF) systems and circuits based on standard integrated circuit CMOS technologies. The tasks include all necessary development steps from modeling, simulation, circuit implementation to lab characterization supporting future integrated wireless communication systems.
    LaufzeitMärz/2017 - August/2020
    Projektleitung
  • Vijaya Sankara Rao Pasupureddi
  • Michael Köberle
  • Projektmitarbeiter/innen
  • Johannes Sturm
  • Arash EBRAHIMI JARIHANI
  • Sahar Sarafi
  • Ram Ratnaker Reddy BODHA
  • Rovena KACA
  • Ram Ratnaker Reddy BODHA
  • ForschungsschwerpunktMikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • ForschungsprogrammBridge: Bridge 4. Frühphase
    Förderinstitution/Auftraggeber
  • FFG - Österreichische Forschungsförderungsgesellschaft
  • Integrierte Bausteine mit komplexen elektronischen Systemen, auch Systems-on-Chip oder SoCs genannt, sind heutzutage aus Geräten der mobilen Kommunikation, des Internets, der Verbraucher- und Unterhaltungselektronik und in zunehmendem Maße auch neuen Einsatzbereichen, von der Medizin bis zur Landwirtschaft, nicht mehr wegzudenken. Neben der enormen Komplexität dieser Bausteine zählen eine geringe Verlustleistungsaufnahme und ein zuverlässiger Betrieb zu deren typischen Eigenschaften. Intern bestehen SoCs häufig aus autonomen Einheiten wie CPUs, DSPs, Graphikprozessoren, Speicherblöcken sowie Schnittstellen zu Sensoren oder Antennen. Da trotz des üblicherweise asynchronen Betriebs und nicht einheitlicher Schnittstellen große Datenmengen in kürzester Zeit zwischen diesen Bausteinen ausgetauscht werden müssen, haben Forschungsarbeiten der letzten Jahre bereits zu beachtlichen System-on-Chip und Network-on-Chip (NoC) Lösungen geführt. Während serielle Hochgeschwindigkeitsnetzwerke im Halbduplex-Betrieb für den Inter-Chip Datenaustausch bereits gut etabliert sind und auch Forschungsarbeiten in Richtung Vollduplex-Betrieb bekannt werden, sind diese Techniken on-Chip nicht direkt anwendbar. Moderne Halbleiter-Fertigungstechnologien (Very Deep Submicron - VDSM) erzeugen Strukturen in der Größenordnung von nur wenigen Nanometern, wodurch sich geometrische und somit auch physikalische Eigenschaften jener Metall- und Isolationsschichten ändern, die nun für einen schnellen on-Chip Datentransport zur Verfügung stehen. Auch durch den on-Chip Einsatz paralleler Datenleitungen wächst die Datenrate nicht in jenem Tempo, mit dem die Transistoren kleiner werden und damit die Komplexität der Bausteine zunimmt. Einen möglichen Lösungsansatz könnte hier ein noch wenig erforschtes on-Chip Vollduplex Netzwerk mit multidrop und multi-input multi-output (MIMO) Eigenschaften darstellen. Vorteile, welche sich für SoCs und NoCs der Zukunft dadurch ergeben könnten sind:• Der effektive Datendurchsatz verdoppelt sich gegenüber den bestehenden Halbduplex Lösungen.• Die Energieaufnahme pro Bit (pJ/Bit) wird reduziert.• Durch eine bessere Nutzung der Datenleitungen bzw. Busse wird die Siliziumfläche reduziert und damit die Zuverlässigkeit erhöht.Die geplanten Forschungsarbeiten konzentrieren sich auf Modellierung und Design von on-Chip Netzwerken von System bis zur physikalischen Ebene und benötigen zur Verifikation auch die Entwicklung und Fertigung von Testchips in einer sub-100nm CMOS Technologie. Angestrebt werden analoge, durch spezielle digitale Kompensationstechniken unterstützte Lösungen zur Echounterdrückung (Vollduplex Betrieb) sowie zur Dämpfung des Übersprechens (MIMO), wobei die erwarteten Forschungsergebnisse auch für eine Vollduplex Drahtloskommunikation von Interesse sein könnten.Das Forschungsprojekt wird von Mitarbeitern des Studiengangs "ISCD – Integrated Systems and Circuits Design" der FH-Kärnten in Villach (CUAS), dem Indian Institute of Technology in Mandi, Indien (IIT) und der Infineon Technologies Austria in Villach (IFX) bearbeitet.
    LaufzeitApril/2014 - September/2019
    Projektleitung
  • Johannes Sturm
  • Projektmitarbeiter/innen
  • Erwin Ofner
  • Graciele Batistell
  • Suchendranath Popuri
  • Marcus Groinig
  • Michael Köberle
  • Hermann Sterner
  • Angelika Voutsinas
  • Albert Suriol Aguadero
  • Aruna Medarametla
  • Raisa Saman Hashmi
  • Timo Holzmann
  • Vijaya Sankara Rao Pasupureddi
  • Ornel KOCI
  • Bernd Filipitsch
  • Mario Wehr
  • Ingmar Bihlo
  • Ajinkya Kale
  • Darshan Bhaskar Shetty
  • Pratap Tumkur Renukaswany
  • Pratap Renukaswamy
  • Ramona Georgiana Oros
  • Vedran SESIC
  • Jagadish VAIBHAV
  • Ivan SEJC
  • Abdelhamed ELDEEB
  • Hasan El-GIBALY
  • Sahar Sarafi
  • Darshak Bhatt
  • Manfred Ley
  • Sina Mortezazadeh Mahani
  • Mudasir Bashir
  • Vedran Ibrahimovic
  • Ivan SEJC
  • ForschungsschwerpunktMikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • ForschungsprogrammBM.WFJ: Josef-Ressel-Zentrum
    Förderinstitution/Auftraggeber
  • Christian Doppler Forschungsgesellschaft
  • The research activities of the proposed Ressel Center at FH-Kärnten will focus on modeling and implementation of integrated radio-frequency (RF) systems and circuits based on standard integrated circuit CMOS technologies. The tasks include all necessary development steps from modeling, simulation, circuit implementation to lab characterization supporting future integrated wireless communication systems.
    LaufzeitApril/2014 - September/2019
    Projektleitung
  • Johannes Sturm
  • Projektmitarbeiter/innen
  • Erwin Ofner
  • Graciele Batistell
  • Suchendranath Popuri
  • Marcus Groinig
  • Michael Köberle
  • Hermann Sterner
  • Angelika Voutsinas
  • Albert Suriol Aguadero
  • Aruna Medarametla
  • Raisa Saman Hashmi
  • Timo Holzmann
  • Vijaya Sankara Rao Pasupureddi
  • Ornel KOCI
  • Bernd Filipitsch
  • Mario Wehr
  • Ingmar Bihlo
  • Ajinkya Kale
  • Darshan Bhaskar Shetty
  • Pratap Tumkur Renukaswany
  • Pratap Renukaswamy
  • Ramona Georgiana Oros
  • Vedran SESIC
  • Jagadish VAIBHAV
  • Ivan SEJC
  • Abdelhamed ELDEEB
  • Hasan El-GIBALY
  • Sahar Sarafi
  • Darshak Bhatt
  • Manfred Ley
  • Sina Mortezazadeh Mahani
  • Mudasir Bashir
  • Vedran Ibrahimovic
  • Ivan SEJC
  • ForschungsschwerpunktMikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • ForschungsprogrammBM.WFJ: Josef-Ressel-Zentrum
    Förderinstitution/Auftraggeber
  • Christian Doppler Forschungsgesellschaft
  • The research activities of the proposed Ressel Center at FH-Kärnten will focus on modeling and implementation of integrated radio-frequency (RF) systems and circuits based on standard integrated circuit CMOS technologies. The tasks include all necessary development steps from modeling, simulation, circuit implementation to lab characterization supporting future integrated wireless communication systems.
    Konferenzbeiträge
    TitelAutorJahr
    Dynamically Reconfigurable Multiband Subsampling Receiver Architecture in: 4th Workshop Radio Frequency Engineering Working Group of Austrian Research Association, 17-18 Oct 2016, VillachKale, A., Sankara, R., Pasupureddi, V., Sturm, J.2016
    A Tunable Gain and Tunable Band Active Balun LNA for IEEE 802.11ac WLAN Receivers in: 42nd European Solid-State Circuits Conference, 12-15 Sep 2016, Lausanne, S. 185-188Popuri, S., Pasupureddi, V., Sturm, J.2016
    A Tunable Gain and Tunable Band Active Balun LNA for IEEE 802.11ac WLAN Receivers. in: 4th Workshop Radio Frequency Engineering Working Group of Austrian Research Association, 17-18 Oct 2016, VillachPopuri, S., Pasupureddi, V., Sturm, J.2016
    Analysis and Design of Differential Feedback CG LNA Topologies for Low Voltage Multistandard Wireless Receivers in: 24th Austrochip Conference, 19-19 Oct 2016, S. 24-29Renukaswamy, P., Pasupureddi, V., Sturm, J.2016
    A 2.4 GHz, 1 dB Noise Figure Common-Gate LNA for WLAN Frontend in: 24th Telecommunications Forum TELFOR 2016, 22-23 Nov 2016, Belgrade, SerbiaShetty, D., Pasupureddi, V., Sturm, J.2016

    Konferenzbeiträge
    TitelAutorJahr
    Dynamically Reconfigurable Multiband Subsampling Receiver Architecture in: 4th Workshop Radio Frequency Engineering Working Group of Austrian Research Association, 17-18 Oct 2016, VillachKale, A., Sankara, R., Pasupureddi, V., Sturm, J.2016
    A Tunable Gain and Tunable Band Active Balun LNA for IEEE 802.11ac WLAN Receivers in: 42nd European Solid-State Circuits Conference, 12-15 Sep 2016, Lausanne, S. 185-188Popuri, S., Pasupureddi, V., Sturm, J.2016
    A Tunable Gain and Tunable Band Active Balun LNA for IEEE 802.11ac WLAN Receivers. in: 4th Workshop Radio Frequency Engineering Working Group of Austrian Research Association, 17-18 Oct 2016, VillachPopuri, S., Pasupureddi, V., Sturm, J.2016
    Analysis and Design of Differential Feedback CG LNA Topologies for Low Voltage Multistandard Wireless Receivers in: 24th Austrochip Conference, 19-19 Oct 2016, S. 24-29Renukaswamy, P., Pasupureddi, V., Sturm, J.2016
    A 2.4 GHz, 1 dB Noise Figure Common-Gate LNA for WLAN Frontend in: 24th Telecommunications Forum TELFOR 2016, 22-23 Nov 2016, Belgrade, SerbiaShetty, D., Pasupureddi, V., Sturm, J.2016


    Verwenden Sie für externe Referenzen auf das Profil von Vijaya Sankara Rao Pasupureddi folgenden Link: www.fh-kaernten.at/mitarbeiter-details?person=v.pasupureddi