Integrierte Bausteine mit komplexen elektronischen Systemen, auch Systems-on-Chip oder SoCs genannt, sind heutzutage aus Geräten der mobilen Kommunikation, des Internets, der Verbraucher- und Unterhaltungselektronik und in zunehmendem Maße auch neuen Einsatzbereichen, von der Medizin bis zur Landwirtschaft, nicht mehr wegzudenken. Neben der enormen Komplexität dieser Bausteine zählen eine geringe Verlustleistungsaufnahme und ein zuverlässiger Betrieb zu deren typischen Eigenschaften. Intern bestehen SoCs häufig aus autonomen Einheiten wie CPUs, DSPs, Graphikprozessoren, Speicherblöcken sowie Schnittstellen zu Sensoren oder Antennen. Da trotz des üblicherweise asynchronen Betriebs und nicht einheitlicher Schnittstellen große Datenmengen in kürzester Zeit zwischen diesen Bausteinen ausgetauscht werden müssen, haben Forschungsarbeiten der letzten Jahre bereits zu beachtlichen System-on-Chip und Network-on-Chip (NoC) Lösungen geführt. Während serielle Hochgeschwindigkeitsnetzwerke im Halbduplex-Betrieb für den Inter-Chip Datenaustausch bereits gut etabliert sind und auch Forschungsarbeiten in Richtung Vollduplex-Betrieb bekannt werden, sind diese Techniken on-Chip nicht direkt anwendbar. Moderne Halbleiter-Fertigungstechnologien (Very Deep Submicron - VDSM) erzeugen Strukturen in der Größenordnung von nur wenigen Nanometern, wodurch sich geometrische und somit auch physikalische Eigenschaften jener Metall- und Isolationsschichten ändern, die nun für einen schnellen on-Chip Datentransport zur Verfügung stehen. Auch durch den on-Chip Einsatz paralleler Datenleitungen wächst die Datenrate nicht in jenem Tempo, mit dem die Transistoren kleiner werden und damit die Komplexität der Bausteine zunimmt. Einen möglichen Lösungsansatz könnte hier ein noch wenig erforschtes on-Chip Vollduplex Netzwerk mit multidrop und multi-input multi-output (MIMO) Eigenschaften darstellen. Vorteile, welche sich für SoCs und NoCs der Zukunft dadurch ergeben könnten sind:• Der effektive Datendurchsatz verdoppelt sich gegenüber den bestehenden Halbduplex Lösungen.• Die Energieaufnahme pro Bit (pJ/Bit) wird reduziert.• Durch eine bessere Nutzung der Datenleitungen bzw. Busse wird die Siliziumfläche reduziert und damit die Zuverlässigkeit erhöht.Die geplanten Forschungsarbeiten konzentrieren sich auf Modellierung und Design von on-Chip Netzwerken von System bis zur physikalischen Ebene und benötigen zur Verifikation auch die Entwicklung und Fertigung von Testchips in einer sub-100nm CMOS Technologie. Angestrebt werden analoge, durch spezielle digitale Kompensationstechniken unterstützte Lösungen zur Echounterdrückung (Vollduplex Betrieb) sowie zur Dämpfung des Übersprechens (MIMO), wobei die erwarteten Forschungsergebnisse auch für eine Vollduplex Drahtloskommunikation von Interesse sein könnten.Das Forschungsprojekt wird von Mitarbeitern des Studiengangs "ISCD – Integrated Systems and Circuits Design" der FH-Kärnten in Villach (CUAS), dem Indian Institute of Technology in Mandi, Indien (IIT) und der Infineon Technologies Austria in Villach (IFX) bearbeitet.

The research activities of the proposed Ressel Center at FH-Kärnten will focus on modeling and implementation of integrated radio-frequency (RF) systems and circuits based on standard integrated circuit CMOS technologies. The tasks include all necessary development steps from modeling, simulation, circuit implementation to lab characterization supporting future integrated wireless communication systems.

Integrierte Bausteine mit komplexen elektronischen Systemen, auch Systems-on-Chip oder SoCs genannt, sind heutzutage aus Geräten der mobilen Kommunikation, des Internets, der Verbraucher- und Unterhaltungselektronik und in zunehmendem Maße auch neuen Einsatzbereichen, von der Medizin bis zur Landwirtschaft, nicht mehr wegzudenken. Neben der enormen Komplexität dieser Bausteine zählen eine geringe Verlustleistungsaufnahme und ein zuverlässiger Betrieb zu deren typischen Eigenschaften. Intern bestehen SoCs häufig aus autonomen Einheiten wie CPUs, DSPs, Graphikprozessoren, Speicherblöcken sowie Schnittstellen zu Sensoren oder Antennen. Da trotz des üblicherweise asynchronen Betriebs und nicht einheitlicher Schnittstellen große Datenmengen in kürzester Zeit zwischen diesen Bausteinen ausgetauscht werden müssen, haben Forschungsarbeiten der letzten Jahre bereits zu beachtlichen System-on-Chip und Network-on-Chip (NoC) Lösungen geführt. Während serielle Hochgeschwindigkeitsnetzwerke im Halbduplex-Betrieb für den Inter-Chip Datenaustausch bereits gut etabliert sind und auch Forschungsarbeiten in Richtung Vollduplex-Betrieb bekannt werden, sind diese Techniken on-Chip nicht direkt anwendbar. Moderne Halbleiter-Fertigungstechnologien (Very Deep Submicron - VDSM) erzeugen Strukturen in der Größenordnung von nur wenigen Nanometern, wodurch sich geometrische und somit auch physikalische Eigenschaften jener Metall- und Isolationsschichten ändern, die nun für einen schnellen on-Chip Datentransport zur Verfügung stehen. Auch durch den on-Chip Einsatz paralleler Datenleitungen wächst die Datenrate nicht in jenem Tempo, mit dem die Transistoren kleiner werden und damit die Komplexität der Bausteine zunimmt. Einen möglichen Lösungsansatz könnte hier ein noch wenig erforschtes on-Chip Vollduplex Netzwerk mit multidrop und multi-input multi-output (MIMO) Eigenschaften darstellen. Vorteile, welche sich für SoCs und NoCs der Zukunft dadurch ergeben könnten sind:• Der effektive Datendurchsatz verdoppelt sich gegenüber den bestehenden Halbduplex Lösungen.• Die Energieaufnahme pro Bit (pJ/Bit) wird reduziert.• Durch eine bessere Nutzung der Datenleitungen bzw. Busse wird die Siliziumfläche reduziert und damit die Zuverlässigkeit erhöht.Die geplanten Forschungsarbeiten konzentrieren sich auf Modellierung und Design von on-Chip Netzwerken von System bis zur physikalischen Ebene und benötigen zur Verifikation auch die Entwicklung und Fertigung von Testchips in einer sub-100nm CMOS Technologie. Angestrebt werden analoge, durch spezielle digitale Kompensationstechniken unterstützte Lösungen zur Echounterdrückung (Vollduplex Betrieb) sowie zur Dämpfung des Übersprechens (MIMO), wobei die erwarteten Forschungsergebnisse auch für eine Vollduplex Drahtloskommunikation von Interesse sein könnten.Das Forschungsprojekt wird von Mitarbeitern des Studiengangs "ISCD – Integrated Systems and Circuits Design" der FH-Kärnten in Villach (CUAS), dem Indian Institute of Technology in Mandi, Indien (IIT) und der Infineon Technologies Austria in Villach (IFX) bearbeitet.

The research activities of the proposed Ressel Center at FH-Kärnten will focus on modeling and implementation of integrated radio-frequency (RF) systems and circuits based on standard integrated circuit CMOS technologies. The tasks include all necessary development steps from modeling, simulation, circuit implementation to lab characterization supporting future integrated wireless communication systems.

Integrierte Bausteine mit komplexen elektronischen Systemen, auch Systems-on-Chip oder SoCs genannt, sind heutzutage aus Geräten der mobilen Kommunikation, des Internets, der Verbraucher- und Unterhaltungselektronik und in zunehmendem Maße auch neuen Einsatzbereichen, von der Medizin bis zur Landwirtschaft, nicht mehr wegzudenken. Neben der enormen Komplexität dieser Bausteine zählen eine geringe Verlustleistungsaufnahme und ein zuverlässiger Betrieb zu deren typischen Eigenschaften. Intern bestehen SoCs häufig aus autonomen Einheiten wie CPUs, DSPs, Graphikprozessoren, Speicherblöcken sowie Schnittstellen zu Sensoren oder Antennen. Da trotz des üblicherweise asynchronen Betriebs und nicht einheitlicher Schnittstellen große Datenmengen in kürzester Zeit zwischen diesen Bausteinen ausgetauscht werden müssen, haben Forschungsarbeiten der letzten Jahre bereits zu beachtlichen System-on-Chip und Network-on-Chip (NoC) Lösungen geführt. Während serielle Hochgeschwindigkeitsnetzwerke im Halbduplex-Betrieb für den Inter-Chip Datenaustausch bereits gut etabliert sind und auch Forschungsarbeiten in Richtung Vollduplex-Betrieb bekannt werden, sind diese Techniken on-Chip nicht direkt anwendbar. Moderne Halbleiter-Fertigungstechnologien (Very Deep Submicron - VDSM) erzeugen Strukturen in der Größenordnung von nur wenigen Nanometern, wodurch sich geometrische und somit auch physikalische Eigenschaften jener Metall- und Isolationsschichten ändern, die nun für einen schnellen on-Chip Datentransport zur Verfügung stehen. Auch durch den on-Chip Einsatz paralleler Datenleitungen wächst die Datenrate nicht in jenem Tempo, mit dem die Transistoren kleiner werden und damit die Komplexität der Bausteine zunimmt. Einen möglichen Lösungsansatz könnte hier ein noch wenig erforschtes on-Chip Vollduplex Netzwerk mit multidrop und multi-input multi-output (MIMO) Eigenschaften darstellen. Vorteile, welche sich für SoCs und NoCs der Zukunft dadurch ergeben könnten sind:• Der effektive Datendurchsatz verdoppelt sich gegenüber den bestehenden Halbduplex Lösungen.• Die Energieaufnahme pro Bit (pJ/Bit) wird reduziert.• Durch eine bessere Nutzung der Datenleitungen bzw. Busse wird die Siliziumfläche reduziert und damit die Zuverlässigkeit erhöht.Die geplanten Forschungsarbeiten konzentrieren sich auf Modellierung und Design von on-Chip Netzwerken von System bis zur physikalischen Ebene und benötigen zur Verifikation auch die Entwicklung und Fertigung von Testchips in einer sub-100nm CMOS Technologie. Angestrebt werden analoge, durch spezielle digitale Kompensationstechniken unterstützte Lösungen zur Echounterdrückung (Vollduplex Betrieb) sowie zur Dämpfung des Übersprechens (MIMO), wobei die erwarteten Forschungsergebnisse auch für eine Vollduplex Drahtloskommunikation von Interesse sein könnten.Das Forschungsprojekt wird von Mitarbeitern des Studiengangs "ISCD – Integrated Systems and Circuits Design" der FH-Kärnten in Villach (CUAS), dem Indian Institute of Technology in Mandi, Indien (IIT) und der Infineon Technologies Austria in Villach (IFX) bearbeitet.

The research activities of the proposed Ressel Center at FH-Kärnten will focus on modeling and implementation of integrated radio-frequency (RF) systems and circuits based on standard integrated circuit CMOS technologies. The tasks include all necessary development steps from modeling, simulation, circuit implementation to lab characterization supporting future integrated wireless communication systems.

Integrierte Bausteine mit komplexen elektronischen Systemen, auch Systems-on-Chip oder SoCs genannt, sind heutzutage aus Geräten der mobilen Kommunikation, des Internets, der Verbraucher- und Unterhaltungselektronik und in zunehmendem Maße auch neuen Einsatzbereichen, von der Medizin bis zur Landwirtschaft, nicht mehr wegzudenken. Neben der enormen Komplexität dieser Bausteine zählen eine geringe Verlustleistungsaufnahme und ein zuverlässiger Betrieb zu deren typischen Eigenschaften. Intern bestehen SoCs häufig aus autonomen Einheiten wie CPUs, DSPs, Graphikprozessoren, Speicherblöcken sowie Schnittstellen zu Sensoren oder Antennen. Da trotz des üblicherweise asynchronen Betriebs und nicht einheitlicher Schnittstellen große Datenmengen in kürzester Zeit zwischen diesen Bausteinen ausgetauscht werden müssen, haben Forschungsarbeiten der letzten Jahre bereits zu beachtlichen System-on-Chip und Network-on-Chip (NoC) Lösungen geführt. Während serielle Hochgeschwindigkeitsnetzwerke im Halbduplex-Betrieb für den Inter-Chip Datenaustausch bereits gut etabliert sind und auch Forschungsarbeiten in Richtung Vollduplex-Betrieb bekannt werden, sind diese Techniken on-Chip nicht direkt anwendbar. Moderne Halbleiter-Fertigungstechnologien (Very Deep Submicron - VDSM) erzeugen Strukturen in der Größenordnung von nur wenigen Nanometern, wodurch sich geometrische und somit auch physikalische Eigenschaften jener Metall- und Isolationsschichten ändern, die nun für einen schnellen on-Chip Datentransport zur Verfügung stehen. Auch durch den on-Chip Einsatz paralleler Datenleitungen wächst die Datenrate nicht in jenem Tempo, mit dem die Transistoren kleiner werden und damit die Komplexität der Bausteine zunimmt. Einen möglichen Lösungsansatz könnte hier ein noch wenig erforschtes on-Chip Vollduplex Netzwerk mit multidrop und multi-input multi-output (MIMO) Eigenschaften darstellen. Vorteile, welche sich für SoCs und NoCs der Zukunft dadurch ergeben könnten sind:• Der effektive Datendurchsatz verdoppelt sich gegenüber den bestehenden Halbduplex Lösungen.• Die Energieaufnahme pro Bit (pJ/Bit) wird reduziert.• Durch eine bessere Nutzung der Datenleitungen bzw. Busse wird die Siliziumfläche reduziert und damit die Zuverlässigkeit erhöht.Die geplanten Forschungsarbeiten konzentrieren sich auf Modellierung und Design von on-Chip Netzwerken von System bis zur physikalischen Ebene und benötigen zur Verifikation auch die Entwicklung und Fertigung von Testchips in einer sub-100nm CMOS Technologie. Angestrebt werden analoge, durch spezielle digitale Kompensationstechniken unterstützte Lösungen zur Echounterdrückung (Vollduplex Betrieb) sowie zur Dämpfung des Übersprechens (MIMO), wobei die erwarteten Forschungsergebnisse auch für eine Vollduplex Drahtloskommunikation von Interesse sein könnten.Das Forschungsprojekt wird von Mitarbeitern des Studiengangs "ISCD – Integrated Systems and Circuits Design" der FH-Kärnten in Villach (CUAS), dem Indian Institute of Technology in Mandi, Indien (IIT) und der Infineon Technologies Austria in Villach (IFX) bearbeitet.

This project aims at developing architecture and technologies for implementing agile radio frequency (RF) transceiver capacities in future radio communication products. These new architecture and technologies will be able to manage multi-standard (multi-band, multi-data-rate, and multi-waveform) operation with high modularity, low-power consumption, high reliability, high integration, low costs, low PCB area, and low bill of material (BOM). This will not only require smart RF architectures in advanced CMOS and Bi-CMOS technologies, but also need to incorporate e.g. MEMS technologies and novel simulation methodology for achieving these complex optimizations. Today, the analog RF frontend simply duplicates the circuitry for each band which highly inefficient. Frequency agile high dynamic range digitally assisted RF architectures suitable for nanoscale CMOS together with tunable filters are the key innovations proposed for this project.

The proposed project will combine the research interests of two curricula in the faculty Engineering & IT of FH-Kärnten/Carinthia University of Applied Sciences: ISCD – Integrated Systems and Circuits Design and Health Care IT (HC IT). The project is part of the R&D strategies of both curricula and also fully in line with the long term R&D strategy of FH-Kärnten (development of sustainable technologies). ISCD researchers [1-3] have been working on a cooperative project (COSMOS, 4/2011 – 3/2013) to develop an innovative integrated color sensor. Health Care IT researchers are working on themes of ambient-assisted living and are focusing on the development of mobile supported devices, tele-monitoring, home-based training systems to improve physical fitness, methods to support rehabilitation activities, etc. Of special interest is the development of non-invasive medical home appliances, which require a high level of miniaturization and/or integration.

The COSMOS project’s focus is to research and develop a novel monolithically integrated low-cost Color sensor based on standard CMOS technology without costly process modifications or any external color filter structure. The sensor is based on a new photodiode color sensing technology in combination with algorithms for color reconstruction. It includes a high dynamic range analog frontend with a 20 bit Resolution ADC. A fully integrated color sensor prototype system was realized as key enabler for scientific and technical exploitations. New color detection methods could be demonstrated, which enables highly integrated low-cost color sensors for a wide range of consumer, industrial or biomedical applications. The proposed sensor is more technologically advanced compared to the current integrated solutions and moreover it is fully compatible with mass market applications.