Zum Inhalt springen

Mitarbeiterdetails

Mitarbeiterdetails

SS 2019
LV-Nummer Lehrveranstaltung Typ SWS ECTS-Credits
M-ISCD-4.01 Master Thesis MT 0,0 24,0
Titel Autor Jahr
A Built-In Self-Test for High-Speed Serial Interface Using a PRBS Generator and Checker Ram Ratnaker Reddy BODHA 2019
Design of True RMS Power Detector for RF Applications Ivan SEJC 2018
Dft for dielectric absorption effect in 28nm technology in a SAR ADC Rovena KACA 2018
System in Package Integrated Matching Network Abdelhamed ELDEEB 2018
Titel Autor Jahr
A Built-In Self-Test for High-Speed Serial Interface Using a PRBS Generator and Checker Ram Ratnaker Reddy BODHA 2019
Titel Autor Jahr
Design of True RMS Power Detector for RF Applications Ivan SEJC 2018
Dft for dielectric absorption effect in 28nm technology in a SAR ADC Rovena KACA 2018
System in Package Integrated Matching Network Abdelhamed ELDEEB 2018
Titel Autor Jahr
Laufzeit März/2017 - August/2020
Projektleitung
  • Michael Köberle
  • Projektmitarbeiter/innen
  • Ram Ratnaker Reddy BODHA
  • Arash EBRAHIMI JARIHANI
  • Sahar Sarafi
  • Johannes Sturm
  • Forschungsschwerpunkt Mikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • Forschungsprogramm Bridge: Bridge 4. Frühphase
    Förderinstitution/Auftraggeber
  • FFG - Österreichische Forschungsförderungsgesellschaft
  • Integrierte Bausteine mit komplexen elektronischen Systemen, auch Systems-on-Chip oder SoCs genannt, sind heutzutage aus Geräten der mobilen Kommunikation, des Internets, der Verbraucher- und Unterhaltungselektronik und in zunehmendem Maße auch neuen Einsatzbereichen, von der Medizin bis zur Landwirtschaft, nicht mehr wegzudenken. Neben der enormen Komplexität dieser Bausteine zählen eine geringe Verlustleistungsaufnahme und ein zuverlässiger Betrieb zu deren typischen Eigenschaften. Intern bestehen SoCs häufig aus autonomen Einheiten wie CPUs, DSPs, Graphikprozessoren, Speicherblöcken sowie Schnittstellen zu Sensoren oder Antennen. Da trotz des üblicherweise asynchronen Betriebs und nicht einheitlicher Schnittstellen große Datenmengen in kürzester Zeit zwischen diesen Bausteinen ausgetauscht werden müssen, haben Forschungsarbeiten der letzten Jahre bereits zu beachtlichen System-on-Chip und Network-on-Chip (NoC) Lösungen geführt. Während serielle Hochgeschwindigkeitsnetzwerke im Halbduplex-Betrieb für den Inter-Chip Datenaustausch bereits gut etabliert sind und auch Forschungsarbeiten in Richtung Vollduplex-Betrieb bekannt werden, sind diese Techniken on-Chip nicht direkt anwendbar. Moderne Halbleiter-Fertigungstechnologien (Very Deep Submicron - VDSM) erzeugen Strukturen in der Größenordnung von nur wenigen Nanometern, wodurch sich geometrische und somit auch physikalische Eigenschaften jener Metall- und Isolationsschichten ändern, die nun für einen schnellen on-Chip Datentransport zur Verfügung stehen. Auch durch den on-Chip Einsatz paralleler Datenleitungen wächst die Datenrate nicht in jenem Tempo, mit dem die Transistoren kleiner werden und damit die Komplexität der Bausteine zunimmt. Einen möglichen Lösungsansatz könnte hier ein noch wenig erforschtes on-Chip Vollduplex Netzwerk mit multidrop und multi-input multi-output (MIMO) Eigenschaften darstellen. Vorteile, welche sich für SoCs und NoCs der Zukunft dadurch ergeben könnten sind:• Der effektive Datendurchsatz verdoppelt sich gegenüber den bestehenden Halbduplex Lösungen.• Die Energieaufnahme pro Bit (pJ/Bit) wird reduziert.• Durch eine bessere Nutzung der Datenleitungen bzw. Busse wird die Siliziumfläche reduziert und damit die Zuverlässigkeit erhöht.Die geplanten Forschungsarbeiten konzentrieren sich auf Modellierung und Design von on-Chip Netzwerken von System bis zur physikalischen Ebene und benötigen zur Verifikation auch die Entwicklung und Fertigung von Testchips in einer sub-100nm CMOS Technologie. Angestrebt werden analoge, durch spezielle digitale Kompensationstechniken unterstützte Lösungen zur Echounterdrückung (Vollduplex Betrieb) sowie zur Dämpfung des Übersprechens (MIMO), wobei die erwarteten Forschungsergebnisse auch für eine Vollduplex Drahtloskommunikation von Interesse sein könnten.Das Forschungsprojekt wird von Mitarbeitern des Studiengangs "ISCD – Integrated Systems and Circuits Design" der FH-Kärnten in Villach (CUAS), dem Indian Institute of Technology in Mandi, Indien (IIT) und der Infineon Technologies Austria in Villach (IFX) bearbeitet.

    Laufzeit April/2014 - September/2019
    Projektleitung
  • Johannes Sturm
  • Projektmitarbeiter/innen
  • Graciele Batistell
  • Ingmar Bihlo
  • Bernd Filipitsch
  • Vedran Ibrahimovic
  • Michael Köberle
  • Manfred Ley
  • Erwin Ofner
  • Suchendranath Popuri
  • Sahar Sarafi
  • Vedran SESIC
  • Hermann Sterner
  • Jagadish VAIBHAV
  • Angelika Voutsinas
  • Mario Wehr
  • Forschungsschwerpunkt Mikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • Forschungsprogramm BM.WFJ: Josef-Ressel-Zentrum
    Förderinstitution/Auftraggeber
  • Christian Doppler Forschungsgesellschaft
  • The research activities of the proposed Ressel Center at FH-Kärnten will focus on modeling and implementation of integrated radio-frequency (RF) systems and circuits based on standard integrated circuit CMOS technologies. The tasks include all necessary development steps from modeling, simulation, circuit implementation to lab characterization supporting future integrated wireless communication systems.

    Laufzeit März/2017 - August/2020
    Projektleitung
  • Michael Köberle
  • Projektmitarbeiter/innen
  • Ram Ratnaker Reddy BODHA
  • Arash EBRAHIMI JARIHANI
  • Sahar Sarafi
  • Johannes Sturm
  • Forschungsschwerpunkt Mikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • Forschungsprogramm Bridge: Bridge 4. Frühphase
    Förderinstitution/Auftraggeber
  • FFG - Österreichische Forschungsförderungsgesellschaft
  • Integrierte Bausteine mit komplexen elektronischen Systemen, auch Systems-on-Chip oder SoCs genannt, sind heutzutage aus Geräten der mobilen Kommunikation, des Internets, der Verbraucher- und Unterhaltungselektronik und in zunehmendem Maße auch neuen Einsatzbereichen, von der Medizin bis zur Landwirtschaft, nicht mehr wegzudenken. Neben der enormen Komplexität dieser Bausteine zählen eine geringe Verlustleistungsaufnahme und ein zuverlässiger Betrieb zu deren typischen Eigenschaften. Intern bestehen SoCs häufig aus autonomen Einheiten wie CPUs, DSPs, Graphikprozessoren, Speicherblöcken sowie Schnittstellen zu Sensoren oder Antennen. Da trotz des üblicherweise asynchronen Betriebs und nicht einheitlicher Schnittstellen große Datenmengen in kürzester Zeit zwischen diesen Bausteinen ausgetauscht werden müssen, haben Forschungsarbeiten der letzten Jahre bereits zu beachtlichen System-on-Chip und Network-on-Chip (NoC) Lösungen geführt. Während serielle Hochgeschwindigkeitsnetzwerke im Halbduplex-Betrieb für den Inter-Chip Datenaustausch bereits gut etabliert sind und auch Forschungsarbeiten in Richtung Vollduplex-Betrieb bekannt werden, sind diese Techniken on-Chip nicht direkt anwendbar. Moderne Halbleiter-Fertigungstechnologien (Very Deep Submicron - VDSM) erzeugen Strukturen in der Größenordnung von nur wenigen Nanometern, wodurch sich geometrische und somit auch physikalische Eigenschaften jener Metall- und Isolationsschichten ändern, die nun für einen schnellen on-Chip Datentransport zur Verfügung stehen. Auch durch den on-Chip Einsatz paralleler Datenleitungen wächst die Datenrate nicht in jenem Tempo, mit dem die Transistoren kleiner werden und damit die Komplexität der Bausteine zunimmt. Einen möglichen Lösungsansatz könnte hier ein noch wenig erforschtes on-Chip Vollduplex Netzwerk mit multidrop und multi-input multi-output (MIMO) Eigenschaften darstellen. Vorteile, welche sich für SoCs und NoCs der Zukunft dadurch ergeben könnten sind:• Der effektive Datendurchsatz verdoppelt sich gegenüber den bestehenden Halbduplex Lösungen.• Die Energieaufnahme pro Bit (pJ/Bit) wird reduziert.• Durch eine bessere Nutzung der Datenleitungen bzw. Busse wird die Siliziumfläche reduziert und damit die Zuverlässigkeit erhöht.Die geplanten Forschungsarbeiten konzentrieren sich auf Modellierung und Design von on-Chip Netzwerken von System bis zur physikalischen Ebene und benötigen zur Verifikation auch die Entwicklung und Fertigung von Testchips in einer sub-100nm CMOS Technologie. Angestrebt werden analoge, durch spezielle digitale Kompensationstechniken unterstützte Lösungen zur Echounterdrückung (Vollduplex Betrieb) sowie zur Dämpfung des Übersprechens (MIMO), wobei die erwarteten Forschungsergebnisse auch für eine Vollduplex Drahtloskommunikation von Interesse sein könnten.Das Forschungsprojekt wird von Mitarbeitern des Studiengangs "ISCD – Integrated Systems and Circuits Design" der FH-Kärnten in Villach (CUAS), dem Indian Institute of Technology in Mandi, Indien (IIT) und der Infineon Technologies Austria in Villach (IFX) bearbeitet.

    Laufzeit April/2014 - September/2019
    Projektleitung
  • Johannes Sturm
  • Projektmitarbeiter/innen
  • Graciele Batistell
  • Ingmar Bihlo
  • Bernd Filipitsch
  • Vedran Ibrahimovic
  • Michael Köberle
  • Manfred Ley
  • Erwin Ofner
  • Suchendranath Popuri
  • Sahar Sarafi
  • Vedran SESIC
  • Hermann Sterner
  • Jagadish VAIBHAV
  • Angelika Voutsinas
  • Mario Wehr
  • Forschungsschwerpunkt Mikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • Forschungsprogramm BM.WFJ: Josef-Ressel-Zentrum
    Förderinstitution/Auftraggeber
  • Christian Doppler Forschungsgesellschaft
  • The research activities of the proposed Ressel Center at FH-Kärnten will focus on modeling and implementation of integrated radio-frequency (RF) systems and circuits based on standard integrated circuit CMOS technologies. The tasks include all necessary development steps from modeling, simulation, circuit implementation to lab characterization supporting future integrated wireless communication systems.

    Laufzeit März/2017 - August/2020
    Projektleitung
  • Michael Köberle
  • Projektmitarbeiter/innen
  • Ram Ratnaker Reddy BODHA
  • Arash EBRAHIMI JARIHANI
  • Sahar Sarafi
  • Johannes Sturm
  • Forschungsschwerpunkt Mikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • Forschungsprogramm Bridge: Bridge 4. Frühphase
    Förderinstitution/Auftraggeber
  • FFG - Österreichische Forschungsförderungsgesellschaft
  • Integrierte Bausteine mit komplexen elektronischen Systemen, auch Systems-on-Chip oder SoCs genannt, sind heutzutage aus Geräten der mobilen Kommunikation, des Internets, der Verbraucher- und Unterhaltungselektronik und in zunehmendem Maße auch neuen Einsatzbereichen, von der Medizin bis zur Landwirtschaft, nicht mehr wegzudenken. Neben der enormen Komplexität dieser Bausteine zählen eine geringe Verlustleistungsaufnahme und ein zuverlässiger Betrieb zu deren typischen Eigenschaften. Intern bestehen SoCs häufig aus autonomen Einheiten wie CPUs, DSPs, Graphikprozessoren, Speicherblöcken sowie Schnittstellen zu Sensoren oder Antennen. Da trotz des üblicherweise asynchronen Betriebs und nicht einheitlicher Schnittstellen große Datenmengen in kürzester Zeit zwischen diesen Bausteinen ausgetauscht werden müssen, haben Forschungsarbeiten der letzten Jahre bereits zu beachtlichen System-on-Chip und Network-on-Chip (NoC) Lösungen geführt. Während serielle Hochgeschwindigkeitsnetzwerke im Halbduplex-Betrieb für den Inter-Chip Datenaustausch bereits gut etabliert sind und auch Forschungsarbeiten in Richtung Vollduplex-Betrieb bekannt werden, sind diese Techniken on-Chip nicht direkt anwendbar. Moderne Halbleiter-Fertigungstechnologien (Very Deep Submicron - VDSM) erzeugen Strukturen in der Größenordnung von nur wenigen Nanometern, wodurch sich geometrische und somit auch physikalische Eigenschaften jener Metall- und Isolationsschichten ändern, die nun für einen schnellen on-Chip Datentransport zur Verfügung stehen. Auch durch den on-Chip Einsatz paralleler Datenleitungen wächst die Datenrate nicht in jenem Tempo, mit dem die Transistoren kleiner werden und damit die Komplexität der Bausteine zunimmt. Einen möglichen Lösungsansatz könnte hier ein noch wenig erforschtes on-Chip Vollduplex Netzwerk mit multidrop und multi-input multi-output (MIMO) Eigenschaften darstellen. Vorteile, welche sich für SoCs und NoCs der Zukunft dadurch ergeben könnten sind:• Der effektive Datendurchsatz verdoppelt sich gegenüber den bestehenden Halbduplex Lösungen.• Die Energieaufnahme pro Bit (pJ/Bit) wird reduziert.• Durch eine bessere Nutzung der Datenleitungen bzw. Busse wird die Siliziumfläche reduziert und damit die Zuverlässigkeit erhöht.Die geplanten Forschungsarbeiten konzentrieren sich auf Modellierung und Design von on-Chip Netzwerken von System bis zur physikalischen Ebene und benötigen zur Verifikation auch die Entwicklung und Fertigung von Testchips in einer sub-100nm CMOS Technologie. Angestrebt werden analoge, durch spezielle digitale Kompensationstechniken unterstützte Lösungen zur Echounterdrückung (Vollduplex Betrieb) sowie zur Dämpfung des Übersprechens (MIMO), wobei die erwarteten Forschungsergebnisse auch für eine Vollduplex Drahtloskommunikation von Interesse sein könnten.Das Forschungsprojekt wird von Mitarbeitern des Studiengangs "ISCD – Integrated Systems and Circuits Design" der FH-Kärnten in Villach (CUAS), dem Indian Institute of Technology in Mandi, Indien (IIT) und der Infineon Technologies Austria in Villach (IFX) bearbeitet.

    Laufzeit April/2014 - September/2019
    Projektleitung
  • Johannes Sturm
  • Projektmitarbeiter/innen
  • Graciele Batistell
  • Ingmar Bihlo
  • Bernd Filipitsch
  • Vedran Ibrahimovic
  • Michael Köberle
  • Manfred Ley
  • Erwin Ofner
  • Suchendranath Popuri
  • Sahar Sarafi
  • Vedran SESIC
  • Hermann Sterner
  • Jagadish VAIBHAV
  • Angelika Voutsinas
  • Mario Wehr
  • Forschungsschwerpunkt Mikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • Forschungsprogramm BM.WFJ: Josef-Ressel-Zentrum
    Förderinstitution/Auftraggeber
  • Christian Doppler Forschungsgesellschaft
  • The research activities of the proposed Ressel Center at FH-Kärnten will focus on modeling and implementation of integrated radio-frequency (RF) systems and circuits based on standard integrated circuit CMOS technologies. The tasks include all necessary development steps from modeling, simulation, circuit implementation to lab characterization supporting future integrated wireless communication systems.

    Laufzeit März/2017 - August/2020
    Projektleitung
  • Michael Köberle
  • Projektmitarbeiter/innen
  • Ram Ratnaker Reddy BODHA
  • Arash EBRAHIMI JARIHANI
  • Sahar Sarafi
  • Johannes Sturm
  • Forschungsschwerpunkt Mikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • Forschungsprogramm Bridge: Bridge 4. Frühphase
    Förderinstitution/Auftraggeber
  • FFG - Österreichische Forschungsförderungsgesellschaft
  • Integrierte Bausteine mit komplexen elektronischen Systemen, auch Systems-on-Chip oder SoCs genannt, sind heutzutage aus Geräten der mobilen Kommunikation, des Internets, der Verbraucher- und Unterhaltungselektronik und in zunehmendem Maße auch neuen Einsatzbereichen, von der Medizin bis zur Landwirtschaft, nicht mehr wegzudenken. Neben der enormen Komplexität dieser Bausteine zählen eine geringe Verlustleistungsaufnahme und ein zuverlässiger Betrieb zu deren typischen Eigenschaften. Intern bestehen SoCs häufig aus autonomen Einheiten wie CPUs, DSPs, Graphikprozessoren, Speicherblöcken sowie Schnittstellen zu Sensoren oder Antennen. Da trotz des üblicherweise asynchronen Betriebs und nicht einheitlicher Schnittstellen große Datenmengen in kürzester Zeit zwischen diesen Bausteinen ausgetauscht werden müssen, haben Forschungsarbeiten der letzten Jahre bereits zu beachtlichen System-on-Chip und Network-on-Chip (NoC) Lösungen geführt. Während serielle Hochgeschwindigkeitsnetzwerke im Halbduplex-Betrieb für den Inter-Chip Datenaustausch bereits gut etabliert sind und auch Forschungsarbeiten in Richtung Vollduplex-Betrieb bekannt werden, sind diese Techniken on-Chip nicht direkt anwendbar. Moderne Halbleiter-Fertigungstechnologien (Very Deep Submicron - VDSM) erzeugen Strukturen in der Größenordnung von nur wenigen Nanometern, wodurch sich geometrische und somit auch physikalische Eigenschaften jener Metall- und Isolationsschichten ändern, die nun für einen schnellen on-Chip Datentransport zur Verfügung stehen. Auch durch den on-Chip Einsatz paralleler Datenleitungen wächst die Datenrate nicht in jenem Tempo, mit dem die Transistoren kleiner werden und damit die Komplexität der Bausteine zunimmt. Einen möglichen Lösungsansatz könnte hier ein noch wenig erforschtes on-Chip Vollduplex Netzwerk mit multidrop und multi-input multi-output (MIMO) Eigenschaften darstellen. Vorteile, welche sich für SoCs und NoCs der Zukunft dadurch ergeben könnten sind:• Der effektive Datendurchsatz verdoppelt sich gegenüber den bestehenden Halbduplex Lösungen.• Die Energieaufnahme pro Bit (pJ/Bit) wird reduziert.• Durch eine bessere Nutzung der Datenleitungen bzw. Busse wird die Siliziumfläche reduziert und damit die Zuverlässigkeit erhöht.Die geplanten Forschungsarbeiten konzentrieren sich auf Modellierung und Design von on-Chip Netzwerken von System bis zur physikalischen Ebene und benötigen zur Verifikation auch die Entwicklung und Fertigung von Testchips in einer sub-100nm CMOS Technologie. Angestrebt werden analoge, durch spezielle digitale Kompensationstechniken unterstützte Lösungen zur Echounterdrückung (Vollduplex Betrieb) sowie zur Dämpfung des Übersprechens (MIMO), wobei die erwarteten Forschungsergebnisse auch für eine Vollduplex Drahtloskommunikation von Interesse sein könnten.Das Forschungsprojekt wird von Mitarbeitern des Studiengangs "ISCD – Integrated Systems and Circuits Design" der FH-Kärnten in Villach (CUAS), dem Indian Institute of Technology in Mandi, Indien (IIT) und der Infineon Technologies Austria in Villach (IFX) bearbeitet.

    Laufzeit April/2014 - September/2019
    Projektleitung
  • Johannes Sturm
  • Projektmitarbeiter/innen
  • Graciele Batistell
  • Ingmar Bihlo
  • Bernd Filipitsch
  • Vedran Ibrahimovic
  • Michael Köberle
  • Manfred Ley
  • Erwin Ofner
  • Suchendranath Popuri
  • Sahar Sarafi
  • Vedran SESIC
  • Hermann Sterner
  • Jagadish VAIBHAV
  • Angelika Voutsinas
  • Mario Wehr
  • Forschungsschwerpunkt Mikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • Forschungsprogramm BM.WFJ: Josef-Ressel-Zentrum
    Förderinstitution/Auftraggeber
  • Christian Doppler Forschungsgesellschaft
  • The research activities of the proposed Ressel Center at FH-Kärnten will focus on modeling and implementation of integrated radio-frequency (RF) systems and circuits based on standard integrated circuit CMOS technologies. The tasks include all necessary development steps from modeling, simulation, circuit implementation to lab characterization supporting future integrated wireless communication systems.

    Laufzeit März/2017 - August/2020
    Projektleitung
  • Michael Köberle
  • Projektmitarbeiter/innen
  • Ram Ratnaker Reddy BODHA
  • Arash EBRAHIMI JARIHANI
  • Sahar Sarafi
  • Johannes Sturm
  • Forschungsschwerpunkt Mikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • Forschungsprogramm Bridge: Bridge 4. Frühphase
    Förderinstitution/Auftraggeber
  • FFG - Österreichische Forschungsförderungsgesellschaft
  • Integrierte Bausteine mit komplexen elektronischen Systemen, auch Systems-on-Chip oder SoCs genannt, sind heutzutage aus Geräten der mobilen Kommunikation, des Internets, der Verbraucher- und Unterhaltungselektronik und in zunehmendem Maße auch neuen Einsatzbereichen, von der Medizin bis zur Landwirtschaft, nicht mehr wegzudenken. Neben der enormen Komplexität dieser Bausteine zählen eine geringe Verlustleistungsaufnahme und ein zuverlässiger Betrieb zu deren typischen Eigenschaften. Intern bestehen SoCs häufig aus autonomen Einheiten wie CPUs, DSPs, Graphikprozessoren, Speicherblöcken sowie Schnittstellen zu Sensoren oder Antennen. Da trotz des üblicherweise asynchronen Betriebs und nicht einheitlicher Schnittstellen große Datenmengen in kürzester Zeit zwischen diesen Bausteinen ausgetauscht werden müssen, haben Forschungsarbeiten der letzten Jahre bereits zu beachtlichen System-on-Chip und Network-on-Chip (NoC) Lösungen geführt. Während serielle Hochgeschwindigkeitsnetzwerke im Halbduplex-Betrieb für den Inter-Chip Datenaustausch bereits gut etabliert sind und auch Forschungsarbeiten in Richtung Vollduplex-Betrieb bekannt werden, sind diese Techniken on-Chip nicht direkt anwendbar. Moderne Halbleiter-Fertigungstechnologien (Very Deep Submicron - VDSM) erzeugen Strukturen in der Größenordnung von nur wenigen Nanometern, wodurch sich geometrische und somit auch physikalische Eigenschaften jener Metall- und Isolationsschichten ändern, die nun für einen schnellen on-Chip Datentransport zur Verfügung stehen. Auch durch den on-Chip Einsatz paralleler Datenleitungen wächst die Datenrate nicht in jenem Tempo, mit dem die Transistoren kleiner werden und damit die Komplexität der Bausteine zunimmt. Einen möglichen Lösungsansatz könnte hier ein noch wenig erforschtes on-Chip Vollduplex Netzwerk mit multidrop und multi-input multi-output (MIMO) Eigenschaften darstellen. Vorteile, welche sich für SoCs und NoCs der Zukunft dadurch ergeben könnten sind:• Der effektive Datendurchsatz verdoppelt sich gegenüber den bestehenden Halbduplex Lösungen.• Die Energieaufnahme pro Bit (pJ/Bit) wird reduziert.• Durch eine bessere Nutzung der Datenleitungen bzw. Busse wird die Siliziumfläche reduziert und damit die Zuverlässigkeit erhöht.Die geplanten Forschungsarbeiten konzentrieren sich auf Modellierung und Design von on-Chip Netzwerken von System bis zur physikalischen Ebene und benötigen zur Verifikation auch die Entwicklung und Fertigung von Testchips in einer sub-100nm CMOS Technologie. Angestrebt werden analoge, durch spezielle digitale Kompensationstechniken unterstützte Lösungen zur Echounterdrückung (Vollduplex Betrieb) sowie zur Dämpfung des Übersprechens (MIMO), wobei die erwarteten Forschungsergebnisse auch für eine Vollduplex Drahtloskommunikation von Interesse sein könnten.Das Forschungsprojekt wird von Mitarbeitern des Studiengangs "ISCD – Integrated Systems and Circuits Design" der FH-Kärnten in Villach (CUAS), dem Indian Institute of Technology in Mandi, Indien (IIT) und der Infineon Technologies Austria in Villach (IFX) bearbeitet.

    Laufzeit April/2014 - September/2019
    Projektleitung
  • Johannes Sturm
  • Projektmitarbeiter/innen
  • Graciele Batistell
  • Ingmar Bihlo
  • Bernd Filipitsch
  • Vedran Ibrahimovic
  • Michael Köberle
  • Manfred Ley
  • Erwin Ofner
  • Suchendranath Popuri
  • Sahar Sarafi
  • Vedran SESIC
  • Hermann Sterner
  • Jagadish VAIBHAV
  • Angelika Voutsinas
  • Mario Wehr
  • Forschungsschwerpunkt Mikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • Forschungsprogramm BM.WFJ: Josef-Ressel-Zentrum
    Förderinstitution/Auftraggeber
  • Christian Doppler Forschungsgesellschaft
  • The research activities of the proposed Ressel Center at FH-Kärnten will focus on modeling and implementation of integrated radio-frequency (RF) systems and circuits based on standard integrated circuit CMOS technologies. The tasks include all necessary development steps from modeling, simulation, circuit implementation to lab characterization supporting future integrated wireless communication systems.

    Laufzeit April/2014 - September/2019
    Projektleitung
  • Johannes Sturm
  • Projektmitarbeiter/innen
  • Graciele Batistell
  • Ingmar Bihlo
  • Bernd Filipitsch
  • Vedran Ibrahimovic
  • Michael Köberle
  • Manfred Ley
  • Erwin Ofner
  • Suchendranath Popuri
  • Sahar Sarafi
  • Vedran SESIC
  • Hermann Sterner
  • Jagadish VAIBHAV
  • Angelika Voutsinas
  • Mario Wehr
  • Forschungsschwerpunkt Mikroelektronik
    Studiengang
  • Integrated Systems and Circuits Design
  • Forschungsprogramm BM.WFJ: Josef-Ressel-Zentrum
    Förderinstitution/Auftraggeber
  • Christian Doppler Forschungsgesellschaft
  • The research activities of the proposed Ressel Center at FH-Kärnten will focus on modeling and implementation of integrated radio-frequency (RF) systems and circuits based on standard integrated circuit CMOS technologies. The tasks include all necessary development steps from modeling, simulation, circuit implementation to lab characterization supporting future integrated wireless communication systems.

    Verwenden Sie für externe Referenzen auf das Profil von Sahar Sarafi folgenden Link: www.fh-kaernten.at/mitarbeiter/?person=s.sarafi
    Top